PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-169277

(43) Date of publication of application: 04.07.1995

(51)Int.CI.

G11C 11/413

G11C 29/00

(21)Application number: 05-315655

(71)Applicant:

KAWASAKI STEEL CORP

(22)Date of filing:

16.12.1993

(72)Inventor:


KIMURA KIKUO

(54) SEMICONDUCTOR STORAGE

(57)Abstract:

PURPOSE: To prevent the destruction in the memory data at the time of multiple selection of a word line without sacrificing an access time by detecting the multiple selection of plural word lines and controlling an impedance of a bit line load.

CONSTITUTION: When two pieces or more of word lines WL0-WL511 are multiple-selected through a row decoder 14 in the state where a clock signal ϕ becomes an H, and a word line detection circuit 20 is activated, corresponding transistors(TR) TNS0-TNS511 are turned on, and a multiple selection detection signal LC is lowered. Then, the conduction of the TRs TP1, TP2 of a variable load circuit 30 are controlled, and a bit line pair BL, Blib are pulled up by pull-up TRs TN3, TN4 of the circuit 30 in an overlapped state to the conduction of the bit line load TRs TN1, TN2, and a bit line load impedance is controlled, and the potential lowering of the bit line pair is suppressed without using a delay circuit. Thus, the destruction in the second se the memory cell data at the time of multiple selection of the word line is prevented without sacrificing the access time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出版公開番号

特開平7-169277

(43)公開日 平成7年(1995)7月4日

(51) Int.CL*

識別配号

广内整理器号

FI

技術表示個所

G11C 11/413

29/00

303 B 6866-5L

G11C 11/34 301 A

341 A

等型前录 未搬球 請求項の数3 OL (全 6 頁)

(21) 出願番号

(22) 出頭日

特置平5-315655

平成5年(1993)12月16日

(71) 出版人 000001258

川籌聖數株式会社

兵康原神戸市中央区北本町近1丁目1番28

(72) 発明者 木村 黃久男

東京都千代田区内率町二丁目2番8号 川


岭影铁铁式会社来京本社内

(74)代理人 舟壓土 高矢 論 (外2名)

(54) [発明の名称] 半導体配位装置

(57)【要約】

【目的】 アクセスタイム を犠牲にすることなく、ワー 下額多重選択によるメモリセルのデータ破壊を防ぐ。 【構成】 ワード線が多重選択されたことを検出して、 ビット執負荷のインピーダンスを制御する。



【特許請求の範囲】

【請求項 1】ビット線負荷トランジスタが接続されたビット線と、

デコーダが接続されたワード線と、

前記ピット線とワード線により選択されるようにマトリックス状に配置されたメモリセルとを含み、

前記ワード線とピット線の選択により活性化されるメモリセルが、リード・ライトの対象とされる半導体記憶装置において、

複数のワード線の多重選択を検出するワード線検出回路

該ワード線検出回路の出力に基づいて、ピット線負荷のインピーダンスを制御する可変負荷回路を備えたことを 特徴とする半導体記憶装置。

【請求項 2】請求項 1 において、ライト期間中や、リート期間中でアドレス呼出しから所定時間軽過した後は、前記ワード線検出回路を非活性化する手段を備えたことを特徴とする半導体記憶装置。

【請求項 3】請求項 1又は2において、前記可変負荷回路が、複数のワード線の多重選択時に、前記ピット線をフルアップするようにされていることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係り、特に、ワード線の多重選択によるデータ破壊を防止可能な、ビット線負荷トランジスタが接続されたピット線と、デコーダが接続されたワード線と、前記ピット線とワード線により選択されるようにマトリックス状に配置されたメモリセルとを含み、前記ワード線とピット線の選択により活性化されるメモリセルが、リード・ライトの対象とされる半導体記憶装置の改良に関するものである。

[0002]

【従来の技術】従来の半導体記憶装置は、図1に例示する如く、ビット線負荷トランジスタエN1、エN2が接続されたビット線対BL、BLbと、後出デコーダが接続されたワード線WLO~WL511と、前記ピット線とワード線により択っ的に選択されるようにマトリックス状に配置されたメモリセルMCO~MC511と、ク部から入力されるアドレス信号の相補信号を生成するアドレスに同路群(ADB群)10と、該アドの選択信号を生成するプリデコーダ群(PDEC群)12と、該プリデコーダ群12からの1/N選択信号を生成するプリデコーダ群(PDEC群)2と、該プリデコーダ群12からの1/N選択信号をして、図示しないリード・ライト回路及びその他の周辺回路から構成されている。

【0003】前記アドレスバッファ回路群 10を構成する各アドレスバッファ回路は、例えば図2に外部アドレ

ス信号 X0 について例示する如く、外部から入力される アドレス信号 X0 の相補信号 x 0 及び x 0bを生成するように構成されている。

【0004】又、前記プリデコーダ群 12を構成する各プリデコーダは、図3に相補信号x0、x0b、x1、x1bについて例示する如く、前記アドレスパッファ回路群10からの相補信号x0、x0b、x1、x1bを受けて、1/Nの選択信号a1、a2、a3、a4を生成するように構成されている。

【DDD5】又、前記ロウデコーダ14は、図5に1/ N選択信号A(a1~a4)、B(b1~b4)、C (c1~c4)、D(d1~d4)について例示する如 く、1/N選択信号A、B、C、Dを受けて、択一的に ワード線WLを選択するように構成されている。

【ロロロ6】 このような従来の半導体記憶装置において、外部アドレス信号(×0、・・・)が入力されると、アドレスパッファ回路群1ロ及びプリデコーダ群12を経て、ロウデコーダ14により、最終的に1本のワード線WLのみが選択され、ピット線の選択と合わせて、これによって活性化されるメモリセルMCがリード・ライトの対象とされる。

【ロロロ7】ところが、最終的に1本のワード線を選択する過程で、複数のワード線が一時的に選択されてしまう場合がある。例えば、アドレスパッファ回路の出力が、外部アドレス信号に基づいて反転する際に、相補行号(×0、×0b)が共にレレベルとなると、これペルペルとなると、これの出力。1、a2が共に日レベル、×1b=日レベルとする)。13を選択したのみを選択すべきプリデコーをは、本来4線中の1線のみを選択すべきプリデコーをは、本来4線中の1線のみを選択すべきプリデコーを接続している。1、a2)を選択してしまうので、最終的に、なるでは、1、a2)を選択してしまうので、最終的に、512本中の2本のワード線の大きである。このとき、他のブリデコード信号群日、C、Dでも多重選択がされていれば、更に多重選択されるワード線の数が増える。

破壊される.

【0009】これを防ぐため、従来は、図2に示したように、アドレスパッファ回路に遅延回路 DLYを設けて、図 5に示す如く、アドレスパッファ回路出力の相補信号x0、x 0bが共にHレベルとなる期間 Pを設けることにより、プリデコーダ信号群a 1、a 2、a 3、a 4の多重選択が生じないようにしていた。

[0010]

【発明が解決しようとする課題】しかしながら、遅延回路DLYを設けると、その遅延時間分だけ、ワード線の選択が遅れるため、アクセスタイムの遅延を生じるという問題があった。

【ロロ11】又、遅延回路DLYの遅延時間Pの設定にあたっては、プロセスのばらつきや回路動作マージンを見込む必要があり、アクセスタイムが更に遅れるという問題点を有していた。

[0012]

【課題を解決するための手段】本発明は、ビット線負荷トランジスタが接続されたビット線と、デコーダが接続されたワード線と、前記ピット線とワード線により選択されるようにマトリックス状に配置されたメモリセルとを含み、前記ワード線とピット線の選択により活性化されるメモリセルが、リード・ライトの対象とされる半導体記憶装置において、複数のワード線の多重選択を検出するワード線検出回路と、該ワード線検出回路の出力に基づいて、ビット線負荷のインピーダンスを制御する可変負荷回路を備えることにより、前記目的を達成したものである。

【ロロ13】更に、ライト期間中や、リード期間中でアドレス呼出しから所定時間軽過した後は、前記ワード線 検出回路を非活性化する手段を備えたものである。

【OO14】又、前記可変負荷回路が、複数のワード線の多重選択時に、前記ピット線をブルアップするようにしたものである。

[0015]

【作用】本発明においては、複数のワード線の多重選択を検出するワード線検出回路を設け、該ワード線検出回路の出力に基づいて、ビット線負荷のインピーダンスを制御するようにしたので、ワード線の多重選択時に、ビット線電位の低下が抑えられる。従って、従来のように遅延回路を設ける必要がなく、アクセスタイムを犠牲にすることなく、ワード線多重選択によるメモリセルのデータ破壊を防ぐことができる。

【0016】なお、ライト期間中や、リード期間中でアドレス呼出しから所定時間軽適した後は、前記ワード線検出回路を非活性化する手段を備えた場合には、ワード線検出回路による消費電流を低減することができる。

【OO17】又、前記可変負荷回路が、複数のワード線の多重選択時に、前記ピット線をブルアップするように した場合には、ピット線負荷のインピーダンスを簡単に 変更することができる.

[0018]

【実施例】以下、図面を参照して、本発明の実施例を詳細に説明する。

【0019】本実施例は、図7に示す如く、従来と同様のピット線負荷トランジスタTN1、TN2が接続されたピット線対BL、BLb と、ロウデコーダ14が接続されたワード線WLO~WL511により択った場合に選択されるようにマトリックス状に配置されたメモリセルが、リックス状に配置されたWb511とと、前記ワード線ののフード線が1として、対して、複数のワード線の多重選別の出力に基づいて、複数のワード線の多重選別の出力に基づいて、複数のワード線の多重選別の出力に基づいて、複数のワード線のアード線をプルアップしてピット線負荷ののようを関連に、前記ピット線をプルアップしてピット線負荷のである。

【0020】前記ワード線検出回路20は、電源Vddに接続されたトランジスタTP3と、各ワード線WLO~WL511にそれぞれ接続されたトランジスタTNSO~TNS511の一方の端子を前記トランジスタTP3、又は、電源電圧Vddに接続するためのトランジスタTP4及びTN5とを含み、2本以上のワード線が選択された場合にのみ、多重選択検出信号LCが、電源電圧VddよりもTP1とTP2のVTp分低い電位(Vdd-Vtp)よりも更に低い電位となるように構成されている。

【ロロ21】前記トランジスタTP4及びTN5に供給されるクロック信号 Φ は、ワード線検出回路 2 ロの活性状態を制御している。即ち、クロック信号 Φ がしレベルの場合には、ワード線検出回路 2 ロが非活性化されて、多重選択検出信号 L Cは H レベルに固定される。一方、クロック信号 Φ が H レベルの場合には、ワード線により 挙通状態が定められるトランジスタTNSロ~TNS511とトランジスタTP3により、多重選択検出信号 L Cの電位が上記のように決定される。

【ロロ22】ここで、クロック信号 ¢ は、図示しないクロックジェネレータで生成される信号であり、アドレスの変化を検出して生成され、ライト期間中、及び、リード期間中でアドレス呼出しから一定時間工が軽適した後は、消費電流低減のために、レレベルに固定して、ワード線検出回路 20を非活性化する。

【0023】前記可変負荷回路30は、多重選択検出信号してにより、トランジスタTP1、TP2の導通を制御し、ビット線負荷トランジスタTN1、TN2の導通に重複して、プルアップトランジスタTN3、TN4により、ビット線対BL、BLbをプルアップする。 【0024】このように機能するワード線検出回路20 と可変負荷回路30を備えた回路動作を、図8を参照して、詳細に説明する。

【0025】クロック信号 ΦがHレベルの活性期間中に、ワード線WL511からワード線WL0に選択が移る際に、ロウデコーダ14が多重選択を起こして、ワード線WL0とWL511及びその他のワード線が共に一時的にHレベルになった場合を考える。すると、ビット線電位は、図5に破線で示した従来例で説明したように、大きく低下しようとする。

【ロロ25】一方、トランジスタTNSO、TNS51 1等が同時に導通すると、多重選択検出信号LCの電位が、Vdd-Vtp以下に低下する。すると、これをゲートに受けるトランジスタTP1、TP2は導通するので、ビット線負荷トランジスタTN1、TN2にそれぞれ並列にブルアップトランジスタTN3、TN4が接続され、ビット線BL、BLbをより強くブルアップする。この結果、ビット線電位の低下重は抑えられる。

【ロロ27】この場合、従来例のようにピット線対電位の逆転現象は起こり得るが、ピット線電位自体が高く、ピット線対の電位差も小さく抑えられるので、メモリセルの内容が破壊されることはない。又、多重選択される期間が過ぎると同時に、ピット線負荷は、従来のものと等価に回復するので、選択されたセルのデータが速やかにピット線に現れる。従って、ブルアップを常時強める場合の問題点も回避される。

【OO28】又、仮に多重選択が起こらなかった場合には、トランジスタTNSO~TNS511は、2以上同時に導通することはないので、多重選択検出信号LCは、Vdd-Vtp以上の電位を保ち、ピット線負荷は従来と同様に振舞う。

【0029】本実施例においては、ライト期間中や、リード期間中でアドレス呼出しから所定時間軽適した後は、クロック信号のによりワード線検出回路20を非活性化するようにしていたので、ワード線検出回路の消費電流を低減することが可能である。なお、ワード線検出回路を非活性化する構成はこれに限定されない。又、ワード線検出回路による消費電流が問題とならない場合には、ワード線検出回路を常時活性化しておくことも可能である。

【0030】又、本実施例においては、可変負荷回路

が、複数のワード線の多重選択時に、ビット線をブルアップするようにされていたので、構成が簡略である。なお、ビット線の負荷を変化させる構成はこれに限定されず、他の手段によりビット線のインピーダンスを制御してもよい。

【DO31】又、前記実施例においては、ビット線がピット線対BL、BLbを含むように構成されていたが、本発明の適用対象はこれに限定されず、ビット線が1本である場合にも、同様に適用できる。

[0032]

【発明の効果】以上説明した通り、本発明によれば、アクセスタイム を犠牲にすることなく、ワード線多重選択によるメモリセルのデータ破壊を防ぐことができるという優れた効果を有する。

【図面の簡単な説明】

【図 1】従来の半導体記憶装置の全体構成を示すブロック線図

【図2】従来例で用いられているアドレスバッファの構成例を示す回路図

【図3】同じくプリデコーダの構成例を示す回路図

【図4】同じくロウデコーダの構成例を示す回路図

【図5】従来例におけるビット線電位の変化状態の例を示す線図

【図.5】従来例における対策を説明するための線図

【図7】本発明に係る半導体記憶回路の実施例の構成を示す回路図

[図8] 本発明の実施例における各部信号波形の例を示す袋図

【符号の説明】

TN1、TN2…ビット線負荷トランジスタ

BL、BLb …ビット線対

12、14…デコーダ

W L0~W L511…ワード線


MC0~MC511…メモリセル


20…ワード線検出回路


L C ··· 多重選択検出信号


3 0…可変負荷回路


φ ··· クロック信号 TN3、TN4··· ブルアップトランジスタ




















This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

OTHER: